Hi，大家好，我是编程小6，很荣幸遇见你，我把这些年在开发过程中遇到的问题或想法写出来，今天说一说
ttl和cmos门电路的输入特性有何区别_八种逻辑门电路符号,希望能够帮助你!!!。

1.TTL门电路输入端

1.输入悬空=输入高电平
因为这时可以看作是输入端接了一个无穷大的电阻。
TTL反相器的输入端悬空(R=无穷)时，输出必为低电平。也就是说，从输出端看过去，相当于输入了高电平信号，所以TTL输入悬空状态和输入高电平等效。

2.输入端是低电平串联10KΩ电阻，相当于输入高电平
TTL门电路的输入端负载特性，只有在输入端接的串联电阻小于910Ω的时候，输入的低电平才能被门电路识别出来，串联电阻再大的话就呈现高电平。（CMOS门电路不考虑这种特性情况）
有些题目或者书里可以简单认为，接地或低电平接电阻≤1kΩ时，相当于输入低电平；接地或低电平接电阻≥2kΩ时相当于高电平。
当然了，如果是电源电压接一个电阻再输入电路，就是高电平。

3.输入端接地的情况
直接接地时，就是低电平
先经过一个电阻接地时，若电阻很小(几十Ω)，相当于低电平；电阻大(几千Ω)，相当于高电平

2.CMOS门电路输入端

1.输入端通常不允许悬空，否则逻辑关系乱套

2.输入端接地，低电平
由于CMOS的输入端接地时没有电流流过，即使加一个电阻，也是低电平状态。

3.输入低电平就是低电平，高电平就是高电平
CMOS不考虑接了电阻时的特性情况。

3.三态输出门电路

除了高低电平两个状态外，还有第三个状态，即高阻态。

1.EN表示控制端（使能端）。在电路图中加一个倒三角▽就表示三态门输出门（TSL门）。三态门是一个扩展逻辑功能的输出级，也是一种控制开关，主要是用于总线的连接。

2.如果低电平有效，就在EN输入端加一个小圆圈。 没有小圆圈表示高电平有效，有小圆圈表示低电平有效。

3.高电平有效是指，EN端输入是高电平时正常工作，输入低电平时呈高阻态。 反之就是低电平有效。

4.EN和EN’ 表示输入端，EN’ 是EN的非

5.可以实现总线结构（BUS）
一个总线上可以接很多个三态输出门电路，但是总线只允许同时只有一个使用者。如果器件EN控制某一个门电路不输出的话，它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。总线每一次传输信号，有且仅有一个三态门电路处于正常工作状态，其余都是处于高阻态。
由于总线结构是只允许同时只有一个使用者的，故而不能实现线与，但是OD和OC电路可以实现线与。

6.例子

当EN=1，Y=AB
当EN=0，Y=高阻态

当EN=1，EN’ =0，Y=AB
当EN=0，EN’ =1，Y=高阻态
若此图中不是EN’ ，而是EN，那么
当EN=1，Y=高阻态
当EN=0，Y=AB

4.漏极开路输出门电路（OD）

1.OD(open drain)电路是CMOS门电路的一种输出结构，对应TTL的OC电路。

2.电路的特点是在输出端添加上拉电阻到电源（必须加，否则无法输出高电平）。

3.将多个OD输出的引脚连接到一条线上，形成“线与逻辑”关系，也就是线与。说白了，当所有的输出都为高电平时，总输出才是高电平，否则是低电平。

5.集电极开路输出门电路（OC）

1.OC(open collecter)电路是TTL门电路的一种输出结构，对应CMOS的OD电路。

2.电路的特点是在输出端添加上拉电阻到电源（必须加，否则无法输出高电平）。

3.将多个OC输出的引脚连接到一条线上，形成“线与逻辑”关系，也就是线与。说白了，当所有的输出都为高电平时，总输出才是高电平，否则是低电平。

6.CMOS和TTL对比

1.CMOS电路的工作速度比TTL电路的低
2.CMOS带负载的能力比TTL电路强
3.CMOS电路的电源电压允许范围较大，约3~18V，抗干扰能力比TTL电路强
4.CMOS电路的功耗比TTL电路小得多

今天的分享到此就结束了，感谢您的阅读，如果确实帮到您，您可以动动手指转发给其他人。