armv7e-m_armv7处理器

编程小6 (3) 2024-06-30 21:23

Hi，大家好，我是编程小6，很荣幸遇见你，我把这些年在开发过程中遇到的问题或想法写出来，今天说一说
armv7e-m_armv7处理器,希望能够帮助你!!!。

MMU 是硬件对内存管理的支持，具体的，每个处理器之间或多或少有一些差异，而每个处理器的不同架构之间的实现也有差别，技术不断在进步，而实际的需求，性能的提升，使用场景的复杂化，都促使其不断的发展。

MMU 主要功能之一是虚拟地址到物理地址的转换，这个需要软件和硬件配合完成，软件需要针对不同的硬件进行策略。这里主要分析 ARMv7-A 体系架构下的 MMU 的基本原理。

ARM 官方的 datasheet 的下载链接：

ARMv7-A_and_R_Architecture_Reference_Manual：

https://developer.arm.com/docs/ddi0406/latest

在这篇 Datasheet 中，

B3 Virtual Memory System Architecture (VMSA)

章节介绍了虚拟内存系统相关的内容

VMSA 是针对 ARMv7-A 架构的虚拟内存系统架构，与 VMSA 对应的还有 PMSA，这个是 ARMv7-R 系列的处理器支持的内存保护系统架构，这里不做研究，仅仅初探 ARMv7-A 系列相关的内容。

1. 简介

ARMv7 的 VMSA 包含安全扩展，多核处理器扩展、大物理地址扩展、TrustZone扩展、虚拟化扩展。若支持大的物理地址，则必须支持多核处理器；若支持虚拟化，则必须支持大的物理地址、多核处理器、TrustZone。加入这些扩展后，相应的MMU（虚拟地址到物理地址的隐射功能）结构也改变了许多。本文首先分析加入扩展后MMU的整体结构，然后详细介绍地址转换中用到短描述符格式（32位）和长描述符格式（64位），以及如何实现虚拟地址到物理地址的查询。

在 ARMv7 的 VMSA 中，MMU 控制了地址转换（虚拟到物理），权限控制。MMU 的控制是通过系统控制寄存器来进行配置（system control registers），当然，也支持关闭 MMU 功能。

ARMv7-R 结构的 VMSAv7 根据处理器的实现和具体场景，支持的情况不一样，分为几种情况，而每种情况又分为不同的 stage：

对于扩展的 VMSAv7 来说分为 Secure 和 non-Secure：

Secure state 下对于 memory system control 只有一个 stage
Non-Secure state 下，对于 memory system control ：

当处理器在 PL2 的时候，只有一个 stage
当处理器在 PL0 或者 PL1 的时候，有两个 stage

所以展开来说，分为：

Secure PL1&0 stage 1 MMU
Non-secure PL2 stage 1 MMU
Non-secure PL1&0 stage 1 MMU
Non-secure PL1&0 stage 2 MMU.

同时，一个 CPU 的实现中，如果没有包含 Virtualization Extensions 的话，那么

不支持在 PL2 执行
在 Non-Secure 下，仅仅支持 Non-Secure PL1 & 0 stage 1 的 MMU

先扯一些题外话，关于 ARMv7 架构的一些东东：

在 ARMv7 架构上，比较突出的特性是支持了：包括大内存（Large Memory）、虚拟化（Virtualization）和安全（Security）。

1. 大内存（Large Memory）：

由于处理器性能越来越强，运行于其上的软件也来越复杂，复杂到单一应用对内存的需求可能超出32-bit架构所能支持的最大内存（4G），这就是Large memory需求的起因。不过，后来的Cortex-A15（ARMv7架构）通过 Large Physical Address Extensions (LPAE) 技术，可以支持高达40bits的物理地址空间。但受限于32-bit的指令集，虚拟地址空间依旧只有32bits（4G），如果有应用需要更大的虚拟内存，怎么办？只能定义一个新的架构，使用64-bit的指令集（也即我们常说的ARM64）。

2. 虚拟化（Virtualization）和安全（Security）：

ARM v6引入了security extension，把硬件资源划分成了两个部分secure world和normal world。当 CPU 运行在 secure world 的时候，它可以访问所以的硬件资源，但当CPU运行在normal world的时候，它只能访问normal world的资源。

ARM v7引入了virtualization extension，在 normal world 里面加入了一个新的CPUmode：HYP mode。

这样CPU 在normal world运行的时候就有三种模式：USR mode， SVC mode和 HYP mode，分别对应 PL0, PL1, PL2 (PL：privilege level)，number越大，权限越高。

我对这里所说的权限的理解是：寄存器的访问和指令的执行。比如说一些特殊的寄存器（HVBAR）只能再HYP mode里面才能访问，一些特殊的指令(HVC)只能再SVC 或者 HYP mode执行。而CPU处于哪个模式是由CPSR这个寄存器决定的。

PL0进PL1通过SWI指令（system call），PL1回PL0通过复原CPSR。

类似的，hypervisor也是由HYP exception vector和handler。一个最简单的hypervisor就是HVBAR寄存器定义vector的位置，在offset 0x14的地方放一个eret指令。这样的hypervisor可以处理kernel发起的HVC call

与 PL0、PL1、PL2 对应的是 CPU mode

usr，只在PL0中使用，可以是安全或者非安全的，一般情况下，用户软件处于非安全态的usr下，而secure的应用程序则处于安全的usr下
sys, und, fiq, irq, svc, abt，只在PL1中，可以是安全或者非安全的，一般情况下，非安全的os或者虚拟扩展下的guest os位于非安全的mode下，而secure os位于安全的mode下
hyp, 只能在非安全态的PL2中，一般情况下，虚拟扩展的hypervisor实现在这个模式